

- For more records, click the Records link at page end.
- To change the format of selected records, select format and click **Display Selected**.
- To print/save clean copies of selected records from browser click **Print/Save Selected**.
- To have records sent as hardcopy or via email, click **Send Results**.

☒ **Select All**☒ **Clear Selections****Print/Save Selected****Send Results****Display Selected****Format**

Full ▼

1. ☐ 3/9/1

## 00742051 SEMICONDUCTOR DEVICE FOR MEMORY

**PUB. No.:** 56 -062351 [JP 56062351 A ]**Published:** May 28, 1981 (19810528)**Inventor:** SANO YUJI

MURAKAMI HAJIME

**Applicant:** HITACHI LTD [000510] (A Japanese Company or Corporation), JP (Japan)**Application No.:** 54-137623 [JP 79137623]**Filed:** October 26, 1979 (19791026)**International Class:** 3 ] H01L-025/04; H01L-023/28**JAPIO Class:** 42.2 (ELECTRONICS -- Solid State Components); 45.2 (INFORMATION PROCESSING -- Memory Units)**Journal:** Section: E, Section No. 69, Vol. 05, No. 125, Pg. 87, August 12, 1981 (19810812)**ABSTRACT**

**PURPOSE:** To increase the memory capacity along with a compacter size by bonding a plurality of a semiconductor pellets for memory in parallel with a lead frame employing a tape carrier.

**CONSTITUTION:** Projected electrodes 12 and 13 are formed on semiconductor pellets 10 and 11. Copper foils 14 and 15 provided on a tape carrier are fastened on electrodes 12 and 13 with the free end of the copper foils connected to the lead frame 16. The pellets 10 and 11 are solidly molded with a resin as a single package. This molding can reduce a space between the upper and lower pellets thereby making the device compact.

JAPIO (Dialog® File 347): (c) 1999 JPO &amp; JAPIO. All rights reserved.

☒ **Select All**☒ **Clear Selections****Print/Save Selected****Send Results****Display Selected****Format**

Full ▼

Translation]

(19) Japan Patent Office (JP)

(12) Patent Release (A)

(11) Patent Application Release

Sho.56(1981)-62351

(43) Release Date: May 28, 1981

(51) Int.Cl'	Identification No.	Agency Control No.
H 01 L 25/04		7638-5F
23/28		7738-5F

Number of inventions: 1  
Examination request: Not yet requested  
(Total: 3 pages)

---

(54) Semiconductor Device for Memory

(21) Patent Application: Sho.54(1979)-137623

(22) Application Date: October 26, 1979

(72) Inventor: Yuji Sano  
c/o Hitachi, Ltd.  
1450 Josui-Honcho  
Kodaira-shi, Tokyo [Japan]

(72) Inventor: Hajime Murakami  
[ same address ]

(71) Applicant: Hitachi, Ltd.  
5-1 Marunouchi 1-chome  
Chiyoda-ku, Tokyo [Japan]

(74) Agent: Usuda Toshiyuki, Patent Attorney

### Specifications

1. Name of Invention: Semiconductor Device for Memory

2. Scope of Patent Application

(1) A semiconductor device for memory characterized by

arranging multiple semiconductor memory pellets vertically, bonding these pellets in a XXX state on a single lead frame using a tape carrier and molding them as a unit to form a package.

(2) The semiconductor memory device of Item 1 of Scope of Patent Application in which each semiconductor pellet is bonded with the same orientation.

(3) The semiconductor memory device of Item 1 of Scope of Patent Application in which the semiconductor pellets are bonded back to back.

(4) The semiconductor memory device of Item 1 of Scope of Patent Application in which the semiconductor pellet are attached to each other.

**Detailed Explanation of Invention:** This invention bears on a semiconductor memory device, and particularly relates to a semiconductor device for large-capacity memory.

Because the memory capacity of the usual semiconductor memory device is determined by semiconductor pellets in a package, the semiconductor pellets themselves must be XXX so as to increase memory capacity. Due to this, one needs to have semiconductor devices in which semiconductor pellets are designed and fabricated with a variety of capacities. However, when the number needed is small, the unit price of the semiconductor pellets' becomes extremely high, making it impractical.

Therefore, in the past semiconductor devices of low memory capacity were used in multiples and made up by the so-called piggy-back method as one semiconductor device with large memory capacity so as to be practical. As shown in Figure 1, this piggy-back method is one that uses such methods as soldering or spot-welding to connect leads matching lead frames 5 and 6 of semiconductor memory devices 3 and 4 stacked vertically into multiple (two-unit) packages of semiconductor pellets 1 and 2 already made up with a prescribed memory capacity (e.g., 16KB), thus making them into one semiconductor memory device.

Semiconductor devices thus made up have a memory capacity that is the total of each of the connected semiconductor devices. For instance, when three 10KB ones are connected as described above, that will yield a capacity of 33KB and

can quite simply yield a semiconductor device with a large memory capacity.

Nevertheless, with a semiconductor device made up in this way, for instance with the one shown in Figure 1 which has two semiconductor devices 3 and 4 stacked, the height  $A_0$  needed for mounting it on substrate 7 is three times that needed for a single device. So, the mounting space occupied is large, raising the problem of impeding miniaturization. Also, when semiconductor devices are stacked in this way, the vertical surfaces of packages with their relatively large surfaces will touch each other. This reduces the package's heat-radiating effectiveness, causing the problem of inviting lowered device reliability.

Hence, the purpose of this invention is not only to devise an enlargement of memory capacity, but also to create a more compact device, and so provide a semiconductor memory device enabling one to improve its heat radiation and raise its reliability.

To achieve this aim, this invention is one characterized by arraying multiple semiconductor memory pellets with a vertical orientation, bonding each pellet in series on a single lead frame using a tape carrier, and then to mold them as a unit so as to form a package.

Below we will explain this invention based on an application example shown in the figures.

Figure 3 shows one application example of this invention. Two semiconductor pellets 10 and 11 formed as elements with a prescribed memory capacity are formed as protruding electrodes 12 and 13; and on these protruding electrodes 12 and 13 are face-bonded one end of copper frames[?] 14 and 15 which are installed, for instance, by an ordinary tape carrier. Then, above-noted pellets 10 and 11 are arranged vertically with the same orientation; and the other terminals of copper frames 14 and 15 are connected respectively to the upper and lower surfaces of lead frame 16's inner lead 17. Above-noted lead frame 16 does not have a tab[?] for affixing the pellets. Pellets 10 and 11 are suspended in place by the XXX of copper frames 14 and 15 and supported by lead frame 16. Also, needless to say, each of copper frames 14 and 15 connected to pellets 10 and 11 are connected respectively by the same inner lead 17 to electrodes matching pellets 10 and 11. After that, pellets

10 and 11 with the above makeup are molded as a unit by resin 18, for instance by the transfer-mold method and so formed as a unitary package.

With the above makeup, pellets 10 and 11 are connected in series through lead frame 16 and copper frames 14 and 15 so that they become connected by the piggyback method. And, the entire device gets a memory capacity corresponding to the sum of the memory volume of pellets 10 and 11, enabling one to attain an expansion of memory volume. In addition, with pellets 10 and 11 molded as a unit, compared to the usual case in Figure 1, the vertical measurement of the two pellets together can be less. Thereby the height  $A_1$  of the device is reduced and the space occupied by the device can be made smaller. Furthermore, because with this makeup the heat generated by lower pellet 11 can be diffused away well from the package's upper surface just like the heat of upper pellet 10 through the resin mold that unitizes them, the heat radiation can be great. This prevents overheating of pellets 10 and 11 and can raise the device's reliability.

Also, with this makeup, bonding of the pellets is done with a tape carrier, so that one can easily do automatic assembly of the device and so devise reductions in the number of processes.

Figure 3 shows another application example and applies the same keying numbers to parts identical to those in Figure 2. What is distinctive about this application example is that inner pellets 10 and 11' face in opposite directions from each other and are bonded to lead frame 16 by copper frames 14 and 15. Here, inner pellets may be attached through insulating film 19 to moderate[?] both pellets 10 and 11'.

With this application example, besides the identical effects as the prior example, there is also the effect that the device's height  $A_0$  can be further reduced because one need not leave a vertical gap between pellets 10 and 11'. Yet, this application example is effective only, for example, for pellets with a circuitry makeup having right-left symmetry so that even if the memory circuit formed in pellet 11' faces the rear its connections will not change.

Here, with this application example we have discussed using two pellets; but in some cases it would be possible to make

it up using three or more pellets.

As explained in the foregoing, with the semiconductor memory device of this invention one can make up large-capacity semiconductor memory devices using existing pellets while lowering their height, thus reducing the space they occupy when mounted. Also, one can improve the radiation of heat to raise the devices' reliability, and can work out automation of the number of processes. So, it has high effectiveness.

### Simple Explanation of Figures

Figure 1 is a cross-sectional diagram of the usual semiconductor memory device. Figure 2 is a cross-sectional diagram of this invention's semiconductor memory device. Figure 3 is a cross-sectional diagram of another application example.

10, 11, 11' ... Pellets  
12, 13 ..... Protruding?? electrodes  
14, 15 ..... Copper frames  
16 ..... Lead frame  
18 ..... Resin mold

Agent: Toshiyuki Usuda

## 32 公開特許公報 (A)

昭56-62351

St.Int. Cl.<sup>3</sup>

H 01 L 25/04

23:28

識別記号

庁内整理番号

7638 5F

7738 5F

43公開 昭和56年(1981)5月28日

発明の数 1

審査請求 未請求

(全 3 頁)

54 メモリ用半導体装置

21特 願 昭54-137623

22出 願 昭54(1979)10月26日

72発 明 者 佐野雄治

小平市上水本町1450番地株式会  
社日立製作所武蔵工場内

72発 明 者 村上元

小平市上水本町1450番地株式会  
社日立製作所武蔵工場内

71出 願 人 株式会社日立製作所

東京都千代田区丸の内1丁目5  
番1号

74代 理 人 弁理士 薄田利幸

## 明 細 書

発明の名称 メモリ用半導体装置

特許請求の範囲

1. 複数個のメモリ用半導体ベレットを上下方向に配置すると共に、これら各ベレットをテープキャリアを用いて単一のリードフレームに並列状態にランディングし、更に一体的にモールドしてパッケージを形成したことを特徴とするメモリ用半導体装置。
2. 各半導体ベレットを同一方向に向けてランディングしてなる特許請求の範囲第1項記載のメモリ用半導体装置。
3. 各半導体ベレットを背反する方向に向けてランディングしてなる特許請求の範囲第1項記載のメモリ用半導体装置。
4. 各半導体ベレットを互に隣接してなる特許請求の範囲第3項記載のメモリ用半導体装置。

発明の詳細な説明

本発明はメモリ用半導体装置に関し、特に大容量のメモリ用半導体装置に関するものである。

従来のメモリ用半導体装置では、そのメモリ容量はパッケージ内の半導体ベレットによって決定されるため、メモリ容量を増大するためには半導体ベレット自体を変更しなければならない。このため、半導体装置としては種々の容量の半導体ベレットを設計、製造しておく必要があるが、需要数が少ない場合には半導体ベレットの準備が困難となり、実用的ではない。

このため、従来ではメモリ容量の小さい半導体装置を複数個用いてメモリ容量の大きな一つの半導体装置を構成するようにした所謂ビヤバック法 (PIQUY BACK) が提案され、実用化されている。このビヤバック法は、第1図に示すように、既に所定のメモリ容量 (例えば16Kビット) として形成された半導体ベレット1、2をタッパパッケージした複数個 (2個) のメモリ用半導体装置3、4を、上下方向に重ねた上で各々のリードフレーム5、6の相対するリードを夫々半田付けはスボット溶接等によって接続し、これを一つのメモリ用半導体装置として構成する方法である。

この方法によれば、構成された半導体装置は構成された各半導体装置の総和のメモリ容量となり、例えば前述のように16 Kビットのものを8個接続した場合には88 Kビットの容量となり、極めて簡単に大きなメモリ容量の半導体装置を得ることができる。

しかしながら、このように構成された半導体装置では、例えば第1図に示したように8個の半導体装置8、4を重ねたものでは、基板7への実装に要する高さ寸法Aは単一の装置の8倍の寸法となっているために実装占有スペースが大となり、小型化の障害になるという問題がある。また、このように半導体装置を重ねると、比較的に装置積の大きなパッケージの上下面が相互に接触してしまふためにパッケージの放熱効果が低下され、装置の信頼性の低下をかくという問題も生じている。

したがって本発明の目的は、メモリ容量の増大を図ると共に装置のコンパクト化を達成し、かつ放熱性を向上してその信頼性を高めることができるメモリ用半導体装置を提供することにある。

(3)

しておらず、各ペレット10、11は図層14、15の両性によって固定状態でリードフレーム16に支持する。また、各ペレット10、11に接続した図層14、15は、ペレット10、11の夫々対応する電極に接続したものが同一のインターリード17に接続することは言うまでもない。しかる後に、以上の構成のペレット10、11等は例えばトランスファモールド法によってレジン18にて一体的にモールドし、これを単一のパッケージとして形成するのである。

以上の構成によれば、ペレット10、11は図層14、15及びリードフレーム16を通して並列的に接続しているのでビヤバック法により接続されていることになり、装置全体としては各ペレット10、11の各メモリ容量の和に相当する容量のメモリ量となり、メモリ量の増大を達成できる。これに加えて、ペレット10、11を一体的にモールドしているのので、第1図の従来例に比較して両ペレットの上下間隔寸法を小さくでき、これにより装置の高さ寸法A<sup>ⓐ</sup>を小さくして実装

(3)

この目的を達成するために本発明は、従来例のメモリ用半導体ペレットを上下方向に配置すると共に、これら各ペレットをテープキャリアを用いて単一のリードフレームに並列状態にボンディングし、更に一体的にモールドしてパッケージを形成したことを特徴とするものである。

以下、本発明を図面に示す実施例に基づいて説明する。

第3図は本発明の一実施例を示しており、所定のメモリ容量を有する素子として形成した8個の半導体ペレット10と11は、突起電極13、13'を有するペレットとして形成し、この突起電極13、13'には例えば従来から使用されているテープキャリアに設けられている図層14、15の一端をフュースボンディングしている。そして、前記各ペレット10、11を同一方向に向けて上下に間隔配置すると共に、夫々に接続した図層14、15の他端をリードフレーム16のインターリード17の上下面に夫々接続している。前記リードフレーム16はペレット間層用のタブを有

(4)

に要する占有スペースを低減することができる。更に、この構成では下側のペレット11に生ずる熱は一体化したレジンモールドを通して上側のペレット10の熱と同様にパッケージの上面から効率よく放散できるので、放熱効果を大きくでき、これによりペレット10、11の過熱を防止し、装置の信頼性を高めることができる。

なお、この構成ではテープキャリアを使用してペレットのボンディングを行なっているのので、装置の自動組立を容易に行なうことができ、作業工数の低減を図ることもできる。

第5図は他の実施例を示しており、図中第3図に相当する部分には同一符号を付している。この実施例で特徴とする点は、両ペレット10、11'を互に背反する方向に向けた上で、夫々を図層14、15によりリードフレーム16にボンディングした点にある。この場合、両ペレット10、11'に距離を与えるために両ペレットを絶縁層19を介して接続すればよい。

本実施例では、前例と同様の効果に加えて、両

(5)



ペレット10、11'間に上下間隔が必要がないから、装置の高さ寸法Aを更に低減できるという効果がある。但し、本実施例ではペレット11'に形成されているメモリ回路が、ペレットを垂直ににしてもその接続が変わることがないような、例えば左右対称の回路構成のペレットにのみ有効である。

ここで、本実施例ではペレットを3個使用したもののについて述べたが、場合によっては3個以上のペレットにて構成することも可能である。

以上説明したように本発明のメモリ用半導体装置によれば、既存のペレットを使用して大容量のメモリ用半導体装置を構成できるのはもとより、その高さ寸法の低減を図って装置占有スペースを小さくすると共に、その放熱性を向上して装置の信頼性を高めることができしかも組立の自動化及び作業工数の低減を図ることができる等の大なる効果を奏するのである。

#### 図面の簡単な説明

第1図は従来のメモリ用半導体装置の断面図、

第2図は本発明のメモリ用半導体装置の断面図、  
第3図は他の実施例の断面図である。


10、11、11'…ペレット、12、13…突出電極、14、15…銅箔、16…リードフレーム、18…レジストコート。

代理人 井上 隆 田 利 幸


(7)

(8)

第 1 図



第 2 図



第 3 図

